PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-275059

(43)Date of publication of application: 08.10.1999

(51)Int.CI.

H04J 13/04 H04B 7/26 H04L 27/20

(21)Application number: 10-080020

(71)Applicant:

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

26.03.1998


(72)Inventor:

MURAI HIDESHI

(54) VARIABLE SPEED TRANSMISSION METHOD AND DEVICE THEREOF

PROBLEM TO BE SOLVED: To relax the demand that is given to the output linearity of an HPA which is an amplifier and to transmit the data signals at a high speed and with high efficiency by transmitting the data signals, after modulating the diffu sion of these signals via a diffusion code series and in a binary series state.

SOLUTION: An adaptive modulation part 4 selects a Walsh function series according to a control signal and in response to a case that the data transmission rate shows each transmission rate of those data which exceed 512 kbps. Then a Walsh function having polarity is selected, in response to the inputted coding data and outputted, as a biorthogonal signal. A QPSK spreader 5 uses biorthogonal signals of two systems having plural pieces of coding data information which are outputted from the part 4 as its input and performs the QPSK diffusion modulation by means of a long code. The signals, are subjected to QPSK diffusion modulation via the spreader 5 undergo the QPSK carrier modulation by means of an orthogonal carrier wave, are amplified by an amplifier 6 and transmitted to the outside via an antenna 7.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-275059

(43) 公開日 平成11年(1999) 10月8日

(51) Int. Cl. 6	識別記号	FI		
H04J 13/04		H04J 13/00	G	
HO4B 7/26		H04L 27/20	Z ·	
H04L 27/20		H04B 7/26	M	•

審査請求 未請求 請求項の数7 〇L (全21頁)

東京都千代田区丸の内二丁目2番3号 三

(21) 出願番号特願平10-80020(71) 出願人 000006013三菱電機株式会社東京都千代田区丸の内二丁目2番3号(22) 出願日平成10年(1998) 3月26日東京都千代田区丸の内二丁目2番3号

菱電機株式会社内 (74) 代理人 弁理士 田澤 博昭 (外1名)


(54) 【発明の名称】可変速度伝送方法および可変速度伝送装置

(57) 【要約】

(19) 日本国特許庁(JP)

【課題】 マルチコード多重のCDMA方式では、データレートが高速のとき、パワーアンブが線形性を保つのが困難になるという課題があった。

【解決手段】 データ信号を拡散符号系列を用いて拡散変調して送信する可変速度伝送装置であり、データレートがシングルコード当たりの最大伝送レートを越える伝送レートの場合、複数段の陪直交信号発生器のそれぞれが、データ信号の符号化データをWalsh関数に極性を持たせて陪直交信号に変換してQPSKスプレッダ5にて拡散変調する可変速度伝送装置。





【特許請求の範囲】

【請求項1】 データ信号を拡散符号系列を用いて拡散 変調して送信する可変速度伝送装置において、前記デー 夕信号の伝送レートが所定の伝送レート以下の場合は陪 直交信号を用いて前記データ信号を2値系列の状態で拡 散変調し、データ信号の伝送レートが前記所定の伝送レ ート以上の場合は前記データ信号の陪直交信号を生成す る多段階の陪直交信号発生器を有する変調手段と、前記 変調手段で得られた陪直交信号を用いて前記データ信号 を2値系列の状態で拡散し伝送する拡散手段とを備えた 10 ことを特徴とする可変速度伝送装置。

1

【請求項2】 所定の伝送レートとは、512kbps (k=4、入力シンボル数4、多重数4)のデータ伝送 レートであることを特徴とする請求項1記載の可変速度 伝送装置。

【請求項3】 データ信号の多重数が2'(]は正の整 数、以下同じ) および入力シンボル数が 2'、多段階の 陪直交信号発生器の段数がJ、符号速度が前記データ信 号のシンボル速度の21倍、および前記データ信号のデ ータ系列長が 2¹ の場合の、多段階の第 J 段における前 20 記陪直交信号発生器の数は21-1 個であることを特徴と する請求項1記載の可変速度伝送装置。

【請求項4】 データ信号を受信し復調する復調器にお いて、前記受信したデータ信号に対してFHTを実行す ることで、多重化された多重信号を分離識別する復調手 段を備えたことを特徴とする可変速度伝送装置。

【請求項5】 データ信号を拡散符号系列を用いて拡散 変調して送信する可変速度伝送装置において、前記デー 夕信号の伝送レートを所定の伝送レートに変換する第1 変換手段と、変換された前記データ信号に対して誤り訂 正符号化処理を行うFEC処理手段と、前記FEC処理 手段から出力されたデータ信号のデータ伝送レートを所 定のデータ伝送レートに変換する多段階の変換器からな る第2変換手段と、前記第2変換手段から出力されるデ ータ信号と同一のデータ伝送レートを持つ制御信号とを 入力し、さらに前記FEC処理手段から出力される前記 データ信号とを入力して陪直交信号を発生する多段階の 陪直交信号発生器からなる変調手段と、前記変調手段で 得られた陪直交信号を用いて前記データ信号を2値系列 とする可変速度伝送装置。

【請求項6】 データ信号を拡散符号系列を用いて拡散 変調して送信する可変速度伝送方法において、前記デー 夕信号の伝送レートが所定の伝送レート以下の場合は陪 直交信号を用いて前記データ信号を2値系列の状態で拡 散変調し、データ信号の伝送レートが前記所定の伝送レ ート以上の場合は、多段階の陪直交信号発生器を用いて 前記データ信号の陪直交信号を生成し、得られた前記陪 直交信号を用いて前記データ信号を2値系列の状態で拡 散し伝送することを特徴とする可変速度伝送方法。

【請求項7】 データ信号を拡散符号系列を用いて拡散 変調して送信する可変速度伝送方法において、前記デー 夕信号の伝送レートを所定の伝送レートに変換し、変換 された前記データ信号に対して誤り訂正符号化処理を行 い、前記誤り訂正符号化処理で得られたデータ信号のデ ータ伝送レートを多段階の変換器を用いて所定のデータ 伝送レートに変換し、得られたデータ信号と同一のデー 夕伝送レートを持つ制御信号と前記誤り訂正符号化処理 で得られる前記データ信号とを入力し、多段階の陪直交 信号発生器を用いて陪直交信号を発生し、得られた前記 陪直交信号を用いて前記データ信号を2値系列の状態で 拡散し伝送することを特徴とする可変速度伝送方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、CDMA方式の 移動通信システムに用いるスペクトル拡散通信装置に関 するもので、特に、安定した高速伝送を行うCDMA方 式の可変速度伝送方法およびこの方法に基づく可変速度 伝送装置に関するものである。

[0002]

【従来の技術】第3世代の移動通信のシステム構築を目 指して活発に研究開発が行われている。次世代システム では、マルチメディア通信が主流になると考えられるた め、大容量化および必要最小限の送信電力で、様々なレ ートのデータをフレキシブルかつ高品質に伝送する機能 が求められる。この次世代移動無線アクセスとして、ス ペクトル拡散通信を用いた多元接続方式、即ち、CDM A (Code Division Multiple Access、符号分割多元接続)方式が注目されてい

【0003】直接拡散によるスペクトル拡散通信は、情 報信号に拡散符号を乗積することにより情報信号のスペ クトルを広帯域に拡散し、情報信号帯域より広い伝送帯 域で情報を伝送する通信であり、秘話性、耐干渉性、耐 フェージング性、多元接続性などの特徴を有している。 多元接続方式とは、複数の移動局が、基地局と同時に通 信する接続方式のことである。スペクトル拡散通信の性 能は、拡散率に依存する。拡散率とは、情報信号に誤り 訂正符号をかけて得られた送信シンボルを、何チップで の状態で拡散し伝送する拡散手段とを備えたことを特徴 40 拡散するかを表す値であり、換言すれば、拡散符号速度 と送信シンボル速度との比である。例えば、情報伝送速 度が512kbpsで、誤り訂正符号化後の送信シンボ ル速度が1024kbpsとなり、チップ速度が4.0 96Mcps (chip per second) の場 合には、拡散率は4となる。また、チップ速度が4.0 96Mcpsで波形整形フイルタとしてロールオフ率2 2%のルートナイキストフイルタを使用する場合、伝送 帯域は5MHz(4.096×1.22)となる。

【0004】上記したように、スペクトル拡散通信を用 50 いた多元接続方式はCDMAと呼ばれている。このCD

MA方式では、ユーザあるいはチャネル毎に異なる拡散符号を使用し、拡散符号によりユーザあるいはチャネルを識別する。

【0005】CDMA方式は、チャネル容量(同一帯域でのチャネル数)がTDMA(Time Division Multiple Access、時分割多元接続)方式など他の多元接続方式よりも優れていることが、例えば、下記の文献において、ギルハウゼン等により報告されている。文献:"セルラーCDMAシステムの容量について:On the Capacity of a Cellular CDMA System"、IEEE Transactions on Vehicular Technology vol. 40、No2、May、1991。

【0006】この他にも、CDMA方式は、全ての無線セル(無線ゾーン)において同一の周波数使用を許容するアクセス方式であることから、TDMA方式では困難であったダイバーシチ・ハンド・オフ(又は、ソフト・ハンド・オフ)が比較的容易に実現できる利点を有している。さらにTDMA方式では劣化原因となるマルチパ 20ス信号をRAKE受信により分離識別し、逆に効果的に合成できることから、少ない送信電力で優れた伝送品質を確保できるという特長も有している。

【0007】図17は、従来のコヒーレント・マルチコ - F·DS-CDMA (Direct Sequenc e CDMA)における上りリンク送信系を示すプロッ ク図である。この上りリンク送信系では、1つのフレー ムの長さは10msであり、ユーザデータとコントロー ルデータとが時間的に多重化されている。フレーム誤り を検出するため、16ビットCRC(Cyclic R edundancyCheck) を付加し、8ピットの テールピット (Tail bit) を付加し、拡散過程 の一部に組込まれているレート1/3の畳み込み符号化 を行っている。この従来例では、1フレーム毎に誤り検 出処理が完結するので、パケット伝送への適用が可能な 構造になっている。音声以外の高品質データを送信する 場合は、レート1/3の畳み込み符号を内符号とし、外 符号に1シンポルを8ビットとするリードソロモン符号 RS (36, 32) を用いる連接符号化を適用してい る。この場合には、ユーザデータが既に外符号で符号化 40

【0008】図18は、図17に示す従来の上りリンク 送信系におけるインタリーブ後の符号化データ(Coded And Data)に対して同期検波並びにフェージング 推定の為のパイロットシンボルの挿入を示す説明図であり、図において、送信データの伝送レート(データレート)が512kbps以下の場合を示す。図17に示すように、ピットインタリーブ後に0.625ms毎のスロットに分割し、各スロットに、図18に示すようにパイロットシンボル(P)、送信電力制御コマンド(TP

C)を挿入し、データ変調(QPSK)を行い、2重拡散コードで拡散変調している。この従来例では、ショート拡散コードとして階層的直交符号を、ロング拡散コードとしてゴールド系列を使用し、拡散変調にはQPSK(下りリンク)、QPSK(上りリンク)を用いている。

【0009】ところで、従来では、1フレーム内のスロ ット数は16であり、1スロットは、0.625msの 時間長を有する。図19は、シングルコード内のデータ 伝送速度と拡散率との関係を示す説明図である。誤り訂 正符号化、スロット化後のシンボルレートがデータ伝送 速度の2倍で、チップ速度が4.096Mcpsと仮定 すると、図19に示すように、例えば、データの伝送速 度が512kbpsの場合は4ビットの拡散符号で拡散 し、データの伝送速度が256kbpsの場合は8ビッ トの拡散符号で拡散し、データの伝送速度が128kb psの場合は16ビットの拡散符号で拡散する。即ち、 図に示すように、データの伝送速度が512kbps以 下の場合は拡散率を変化させてデータをシングルコード で伝送する。但し、所要品質を維持するためには送信情 報ビット当たりのエネルギを一定にする必要がある。従 って、拡散率を低くする場合、送信時間が短くなるので それに応じて電力を増大させる必要がある。また、デー 夕の伝送速度が512kbpsを越える場合は、マルチ コード多重伝送する。

【0010】図20、図21は、図17に示す従来の上 りリンク送信系におけるコヒーレント・マルチコード多 重伝送を示す説明図であり、図20はデータレートが所 定のレート、例えば、512kbpsより低い場合、図 21はデータレートが512kbpsより高い場合を示 す。高速レートのデータ伝送時 (512kbps以上) には、送信データ系列を誤り訂正符号化・ビットインタ リーブ後に複数のコードチャネルに分割して、それぞれ 独立にデータ変調・拡散変調する。又は、誤り訂正符号 化部、インタリーバ部を複数系統用いても良い。伝搬路 は、全コードチャネルで共通であるので、図21に示す 様に、上りリンクでは、フェージング推定用のパイロッ トシンボルを第1コードチャネルのみに挿入している。 【0011】図20は、マルチコード伝送の場合のフレ ームの構成を示す説明図である。図において、1フレー ムは、10msの長さを有し、1スロットは0.625 msの長さを有する。図21は、データを符号多重して マルチコード多重伝送する場合の各コードの構成を示す 説明図である。図において、コード#1は、Pilo t, TPC (Transmission power control)、およびデータ(Data:拡散符 号) から構成されている。また、コード#2~コード# Lはデータのみで構成され伝送される。

【0012】これまでは、パイロット、TPCを時間多50 重する方式について説明したが、従来技術としてIQ多





重する別の方式がある。図22は、IQ多重方式のシングルコードでのフレーム構成および変調器を示す図であり、データとPilot、TPC、RI(Rate Information:伝送速度情報)が直交軸で多重化された場合のフレームの構成を示している。図において、(a)は1スロット内で、データとPilot、TPC、RIが時間多重されている場合を示す説明図であり、(b)は、FEC処理部342およびQPSKスプレッダ343からなる変調器の構成を示すブロック図である。図22の(b)に示す変調器では、データがFEC処理部342で誤り訂正符号化された後にショートコードcode#1で乗積され、一方、Pilot、TPC、RIはショートコードcode#0で乗積された後、QPSKスプレッダ343で拡散される。

【0013】図23は、従来のIQ多重方式の可変速度 伝送装置を示すプロック図であり、マルチコードを用いた場合を示す。図において、まずデータはS/Pコンパータ341へ入力されパラレル変換された後、FEC処理部342にて誤り訂正符号化処理が実行される。その後、FEC処理部342からの出力は、QPSKスプレ 20ッグ343へ入力される。図23に示すように、データはFEC処理部342で処理された後、ショートコード $code #1 \sim code #L/2$ で乗積される。その後、データは、Q軸に関して、code #0と乗積されたパイロット (Pilot)、TPC、RIと共にQP SKスプレッグ343内に入力され、ここで拡散された後に出力され外部へ伝送される。

【0014】図24は、IQ多重方式のマルチコードでのPilot、TPC、RIをIQ多重化する場合を示すフレーム構成図であり、(a)はI軸での符号化多重 30におけるフレーム構成を示す説明図であり、(b)はQ軸での符号化多重におけるフレーム構成を示す説明図である。

[0015]

【発明が解決しようとする課題】上記した従来のコヒー レント・マルチコード・DS-CDMA (Direct Sequence CDMA) の上りリンク送信系に代 表されるマルチコード多重のCDMA方式では、送信信 号のデータレートが高速になるとパワーアンプの線形性 を保持することが困難となり、隣接周波数帯への干渉量 40 が増大するという課題があった。即ち、従来のマルチコ ード多重CDMA方式の通信装置では、送信信号のデー タレートが高速になるにつれ、送信電力が増大すると共 にマルチコード多重化数も増大し、その結果、多重化後 の包絡線の変動幅が大きくなる。電力増幅に使用される パワーアンプHPA (High Power Ampl ifier)は、通常、一定範囲内(線形帯域内)の振 幅変動に対しては忠実に電力増幅を行うが、振幅変動幅 がその限界を超えた場合には、入出力間の線形性を保持 できなくなり、非線形性に起因する歪みが隣接周波数帯 50

への干渉量の増大を招くという課題があった。また、隣接のチャネルへ漏洩電力のレベルが増大することを回避するためには、HPAの線形性に対する要求を満足させる必要があり、この場合、消費電力が増大し、またハードウェアのコストが増大するという課題があった。

【0016】ところで、2Mbpsのデータ伝送を行う場合には、周波数の有効利用の観点から<math>20MHzの周波数伝送帯域が必要であると言われている。即ち、周波数の有効利用を図るには、2Mbpsユーザと他のユーザとの共存が必要であり、また耐干渉性、耐マルチパス特性を確保するためには最低限<math>20MHzの周波数伝送帯域が必要であると言われている。しかしながら、20MHzの周波数伝送帯域を各ユーザに割り当てることは困難な場合、またこの要求をハードウェアで実現する場合、約 $40\sim80MHz$ のクロック速度が必要とされるメモリのサイズも大きくなりを実現がハードウェア的に困難である場合に、例えば、5MHzの周波数伝送帯域で、2Mbpsのデータ伝送を実現したいという要望があった。

【0017】この場合、従来のIQ多重方式の可変速度 伝送装置では、拡散率が4の場合、最大マルチコード数 が4となるが、Q軸で、Pilot、TPC、RIを多 重化するので、データチャネルに使用できるマルチコー ド数はそれぞれ3となり、最高伝送速度が制限されると いう課題があった。

【0018】図25は、この課題に対して考えられる一 解決法を示すもので、IQ多重方式による従来の他の可 変速度伝送装置を示すブロック図である。図において、 371は、速度変換装置並びにS/Pコンバータ、37 2は誤り訂正符号化処理を行うFEC処理部、373は S/Pコンバータ、374は加算器、375はQPSK スプレッダである。図25に示す従来の可変速度伝送装 置では、シンボル速度が低速であるパイロット、TPC 等の制御チャネルに対応した符号長の直交符号を割り当 てることにより、制御チャネルの多重化に伴う直交符号 の効率低下を抑えている。例えば、同図の場合、データ チャネルに対して制御チャネルのシンボル速度が1/4 である場合には、S/Pコンバータ373により、シン ボルレートが1/4になるまでデータを分割する。制御 チャネルと速度が同一になった時点で制御チャネルが使 用する直交符号以外の符号を割り当てることにより、図 23に示す構成では伝送することができなかった、 co de#8_1、code#16_1に対応する速度のデ ータを伝送することが可能となる。図25のFEC処理 部の出力でS/Pコンバータ373に入力されるもの は、制御チャネルが多重化されるため、他のFEC処理 部からの出力よりもデータ伝送速度が低下する。そのた め、S/Pコンバータ371は、単なるS/Pコンバー 夕ではなく、速度の低下を吸収する速度変換機能を有し ている。速度変換機能は、例えば、データバッファ等を

用いて構成される。尚、制御チャネルはこの場合 I 軸成分にも入力することが可能である。

【0019】図26は、図25に示したIQ多重方式に よる従来の可変速度伝送装置の動作において、系列長の 異なる直交符号(階層的直交符号)の関係を示す説明図 である。図において、c*_#は、系列長*の直交符号 の第#番目を示す記号である。例えば、同じ系列長の直 交符号は互いに直交し、系列長の異なる直交符号も直交 するが、同じファミリーに属する符号では、上位の符号 が使用されている場合使用できない。例えば、図26に 10 おいて、c4_0が使用されている場合、c8_0, c 8_1, c16_0~c16_3は使用できない。逆 $c.c.4_0$ が使用されていない場合では、 $c.8_0$. $c8_1$ を使用することができる。これらの $c8_0$, c8_1は、c4_1~c4_3、c8_2~c8_ 7、c16_4~c16_15と直交する。但し、c8 __0を使用している場合、c16__0、c16__1を使 用することはできない。この性質を用いれば制御チャネ ルに c 4 _ 0 でなく c 1 6 0 を割り当てることによ り、c 16_1、c 8_1を用いた直交多重化が可能と 20 なる。図25に示した構成により、レートの低いデータ をマルチコード多重することにより、最大伝送速度を増 大させることは可能であるが、マルチコード数が更に増 大し、HPAに要求される線形性も一層厳しくなるとい う課題があった。

【0020】また、パイロット等のコントロールデータを時間多重する場合は、従来の技術では、データ伝送速度が512Kbpsを越える場合は、シンボル速度が1024kbpsの時、拡散率は4となるため、耐マルチパス性能が低下し、さらに、マルチコード数が最大の4となると、増幅器であるHPAの線形性に対する要求が厳しくなるという課題があった。

【0021】この発明は、上記のような課題を解決するためになされたもので、データレートが高速の場合でもHPAの線形性に対する要求を緩和でき、また簡単なハードウェア構成で、高速でかつ高品質のデータ伝送を提供可能な可変速度伝送方法およびこの可変速度伝送方法を用いた可変速度伝送装置を得ることを目的とする。

【0022】また、この発明は、時間多重方式およびI Q多重方式の可変速度伝送装置において、多重度および 40 誤り率特性をマルチコードと同等にし、増幅器であるH PAの出力の線形性に対する要求を緩和させ、即ち、H PAの線形性を保持し、簡単なハードウェア構成で、高速でかつ高品質のデータ伝送を提供可能な可変速度伝送方法およびこの可変速度伝送方法を用いた可変速度伝送装置を得ることを目的とする。

[0023]

【課題を解決するための手段】この発明に係る可変速度 伝送装置は、データ信号を拡散符号系列を用いて拡散変 調して送信する可変速度伝送装置であり、前記データ信 50 号の伝送レートが所定の伝送レート以下の場合は、陪直交信号を用いて前記データ信号を2値系列の状態で拡散変調し、データ信号の伝送レートが前記所定の伝送レート以上の場合は、前記データ信号の陪直交信号生成する多段階の陪直交信号発生器を有する変調手段と、前記変調手段で得られた陪直交信号を用いて、前記データ信号を2値系列の状態で拡散し伝送する拡散手段とを備え、増幅器であるHPAの出力の線形性に対する要求を緩和させ、効率良くデータ信号を高速に伝送するものである。

【0024】この発明に係る可変速度伝送装置では、所定の伝送レートとは、512kbps(k=4、入力シンボル数4、多重数4)のデータ伝送レートであるとするものである。

【0025】この発明に係る可変速度伝送装置では、データ信号の多重数が2'(Jは正の整数、以下同じ)およびシンボル数が2'、多段階の陪直交信号発生器の段数がJ、符号速度が前記データ信号のシンボル速度の2'倍、前記データ信号のデータ系列長が2'の場合では、前記多段階の第J段における前記陪直交信号発生器の数を2''個とするものである

【0026】この発明に係る可変速度伝送装置は、データ信号を受信し復調する復調器において、前記受信したデータ信号に対してFHTを実行し多重化された多重信号を分離識別する復調手段を備えたものである。

【0027】この発明に係る可変速度伝送装置は、データ信号を拡散符号系列を用いて拡散変調して送信する可変速度伝送装置であり、前記データ信号の伝送レートに変換する第1変換手段と、変換された前記データ信号に対して誤り訂正符号化処理を行う下EC処理手段と、前記FEC処理手段から出力されたデータ信号のデータ伝送レートを所定のデータ伝送レートを持つ制御信号とを入力し、さらに前記下EC処理手段から出力されるデータ信号と同一のデータ伝送レートを持つ制御信号とを入力し、さらに前記下EC処理手段から出力される前記データ信号とを入力し、陪直交信号を発生する多段階の陪直交信号発生器による変調手段と、前記変調手段で得られた陪直交信号を知て、前記データ信号を2値系列の状態で拡散し伝送する拡散手段とを備えたものである。

【0028】この発明に係る可変速度伝送方法は、データ信号を拡散符号系列を用いて拡散変調して送信する可変速度伝送方法において、前記データ信号の伝送レートが所定の伝送レート以下の場合は陪直交信号を用いて前記データ信号を2値系列の状態で拡散変調し、データ信号の伝送レートが前記所定の伝送レート以上の場合は、多段階の陪直交信号発生器を用いて前記データ信号の陪直交信号を生成し、得られた前記陪直交信号を用いて前記データ信号を2値系列の状態で拡散し伝送することを特徴とするものである。

【0029】この発明に係る可変速度伝送方法は、デー 夕信号を拡散符号系列を用いて拡散変調して送信する可 変速度伝送方法において、前記データ信号の伝送レート を所定の伝送レートに変換し、変換された前記データ信 号に対して誤り訂正符号化処理を行い、前記誤り訂正符 号化処理で得られたデータ信号のデータ伝送レートを多 段階の変換器を用いて所定のデータ伝送レートに変換 し、得られたデータ信号と同一のデータ伝送レートを持 つ制御信号と前記誤り訂正符号化処理で得られる前記デ ータ信号とを入力し、多段階の陪直交信号発生器を用い 10 て陪直交信号を発生し、得られた前記陪直交信号を用い て前記データ信号を2値系列の状態で拡散し伝送するこ とを特徴とするものである。

[0030]

【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

実施の形態1. 図1は、この発明の実施の形態1による 可変速度伝送装置を示すブロック図であり、図におい て、80はシリアル/パラレルコンバータ(S/Pコン バータ) であり、ユーザデータおよびコントロールデー 20 タのデータ信号を複数のパラレル信号に変換する。ユー ザデータは、既にリードソロモン符号等の外符号により 誤り訂正符号化されていることもある。81はフォワー ドエラー訂正部 (Forward Error Cor recting部: FEC部、信号処理手段) であり、 その機能としては、誤り訂正符号(畳み込み符号)化処 理、インタリーブ処理、およびCRCの付加、スロット 化、パイロットシンボルの挿入等の一連の処理を行う。 4 は陪直交信号を用いてデータ信号を2値系列の状態に 変調して、伝送する適応変調部(変調手段)であり、例 30 えばWalsh関数に基づいて陪直交信号を発生する複 数の陪直交信号 (Bi-ORThgonal sign al:BORT) 発生部4-1, 4-2を備えている。 5はQPSK (Quarternary Phase-Shift Keying:QPSK) スプレッダ (拡 散手段)、6はパワーアンプ、7はアンテナである。

【0031】図2は入力信号のデータレートが512k bps (k=1) の場合の可変速度伝送装置を示すプロ ック図、図3は入力信号のデータレートが1024kb ps(k=2)の場合の可変速度伝送装置を示すブロッ 40 ク図、図4は入力信号のデータレートが1536kbp s (k=3) の場合の可変速度伝送装置を示すプロック 図、図5は入力信号のデータレートが2048kbps (k=4)の場合の可変速度伝送装置を示すプロック図 であり、それぞれ実施の形態1の可変速度伝送装置の各 データレートにおける等価回路を示している。ここで、 Kは、陪直交信号に含まれる符号化ビット(符号化デー タ)数を示している。

【0032】図6(a)は、k=2の場合の陪直交信号 発生部(BORT GEN)4-1, 4-2を示すプロ 50 12 k b p s を越えるデータの各データ伝送レートの場

ック図であり、24はシンボルマッピング部である。図 6 (c)は、k=2の陪直交信号発生部を2段用いて、 等価的に k = 4 を実現する多段階の陪直交信号発生部で

【0033】図7は、陪直交信号発生部4-1,4-2 の詳細 (k=3の場合)を示すブロック図である。図7 において、(a) は陪直交信号発生部4-1, 4-2を 示しているブロック図であり、24はシンボルマッピン グ部である。(b) は陪直交信号発生部4-1, 4-2 へ入力される入力情報データと陪直交信号の出力データ との関係を示す説明図、 (c) は直交信号発生部22の 詳細を示すブロック図であり、図において、221~2 22はAND回路、224はEXOR回路である。

【0034】図1~図7に示す実施の形態1の可変速度 伝送装置は、データ信号を拡散符号系列を用いて拡散変 調して送信する可変速度伝送装置であり、陪直交信号を 用いてデータ信号の伝送を行うものである。データ信号 の伝送レートが所定の伝送レート(例えば、512kb ps)を越えるレートである場合、適応変調部4内のそ れぞれの陪直交信号発生部4-1,4-2が、符号化デ 一夕をWalsh関数に極性を持たせた陪直交信号に変 換し、その出力をQPSKスプレッダにて拡散変調す る。即ち、2値系列の陪直交信号が複数の符号化データ を伝送するためマルチコード多重化時に生じる包絡線変 動を伴わずに、効率よくデータ伝送を行うものである。 【0035】次に動作について説明する。まず、図1に 示した実施の形態1の可変速度伝送装置におけるS/P コンバータ80は、所定のデータ伝送レートのユーザデ ータおよびコントロールデータを入力する。所定のデー 夕伝送レートは、例えば、8, 16, 32, 64, 12 8, 256, 512, 1024, 1536, 2048k bps等々である。この実施の形態1では、データレー トが512kbpsを越えた場合において、陪直交信号 を用いてデータ信号を2値系列の状態で拡散・変調し、 効率よくデータ伝送を実行することに特徴がある。デー 夕伝送速度から512kbps以下の時は図19に示す 従来例を説明した場合と同様の処理を行うので、陪直交 信号を用いない。

【0036】次に、高速データ伝送時の動作について説 明する。S/Pコンバータ80は、高速データレートの 入力信号を入力し、パラレルデータ信号に変換する。F EC部81は、S/Pコンパータ80で変換された最大 4つのパラレルデータ信号を入力し、誤り訂正符号化処 理、畳み込み符号化処理、インタリーブ処理、CRCの 付加、スロット化、パイロットシンボルの挿入等の一連 の処理を行う。各FEC部81から出力されたパラレル データ信号は、実施の形態1の可変速度伝送装置におけ る適応変調部4内に入力される。

【0037】適応変調部4では、データ伝送レートが5

合に応じて、コントロール信号に従ってWalsh関数系列を選択し、入力される符号化データに応じ極性付のWalsh関数を選択し、陪直交信号として出力する。即ち、コントロール信号は、データに応じたK(符号化ビット数)を選択する。適応変調部4の機能および構成は後で詳細に説明する。尚、パイロット、TPCは共通で1つしかないので、ここでは、BORTは実行上BPSK変調となる。

【0038】QPSKスプレッダ5は、適応変調部4から出力された複数の符号化データ情報を有する2系統の陪直交信号を入力とし、ロングコードを用いてQPSK拡散変調を行う。QPSKスプレッダ5の機能および構成は従来のものと同様で、2系統の信号をdI、dQ、ロングコードをPNI,PNQとすれば (dI+jdQ)・(PNI+jPNQ) の複素乗算操作で実現される。QPSKスプレッダ5でQPSK拡散変調された信号は、直交搬送波を用いてQPSKキャリア変調が実行された後、パワーアンプ6で増幅され、アンテナ7を経由して外部へ送信される。

【0039】図3は、入力信号のデータ伝送レートが1024kbps (k=2)の場合の可変速度伝送装置を示すブロック図である。データの伝送レートが1024kbpsの場合は、S/Pコンバータ80は、入力データを2つのパラレル信号に分割して出力し、FEC処理 881で一連の処理が行われ、適応変調84へ入力され、S/Pコンバータ80を介し、図800 (800 の入出力関係則に従って、W801 sh関数の W801 (800 とW801 (800 のいずれか801 つで極性を有する 陪直交信号を出力する。

【0040】図4は、入力信号のデータレートが1536kbps (k=3) の場合の可変速度伝送装置を示すブロック図である。データレート1536kbpsの場合は、S/Pコンバータ80で3分割され、FEC、インタリーバ、スロット化部81からの3系統の入力データをそれぞれ3つのパラレル信号として出力し、極性付きのWalsh関数のW4(0)~W4(3)のいずれか1つを選択して陪直交信号として出力する。

【0041】図5は、入力信号のデータレートが2048kbps(k=4)の場合の可変速度伝送装置を示すプロック図である。データレートが2048kbpsの40場合は、S/Pコンバータ80で4分割され、FEC、インタリーバ、スロット化部81内の各スロット化部からの4系統の入力データを4つのバラレル信号に分割し出力し、図6(c)で示されるk=2の陪直交信号発生部を2段用いて、4つの入力信号を等価的にk=4の2値系列の信号に変換して出力する。尚、多段構成の場合については、実施の形態2で詳細に説明する。

【0042】図2は、入力信号のデータレートが512 kbps(k=1)の場合の可変速度伝送装置を示すプロック図である。このデータレート以下の場合は、陪直 50

交信号を生成することなく、図19に示される従来の拡散率を変化させる方法によりデータ伝送する。この場合の構成および動作は、従来のものと同じなのでその説明を省略する。しかしながら、入力信号のデータレートが512kbps(k=1)であることをコントロール信号が示す場合、図1に示す陪直交信号発生部4-1、4-2の構成において、入力信号をS/Pコンバータ21内で何も操作させることなく通過させ、つまり、データレートが512kbps以下の場合に、S/Pコンバータ80内でシリアル/バラレル変換が行われないようにして、かつ直交信号発生部22の出力を常にロウレベルに設定するように構成することで、図3~5に示した入力信号のデータレートが1024kbps(k=2),1536kbps(k=3),2048kbps(k=4)の場合と同一の構成で対応することができる。

【0043】次に、この実施の形態1の可変速度伝送装置および可変速度伝送方法における適応変調部4を構成する陪直交信号発生部4-1,4-2の動作について説明する。適応変調部4を構成する陪直交信号発生部4-1,4-2の各動作に関し、以下では、入力信号のデータレートが1536kbps (k=3)の場合、つまり入力データが3入力ビット($d0\sim d2$)で、1系列の陪直交信号を発生する場合について説明を行う。その他の場合の動作は、k=2の陪直交信号発生部を多段階接続する場合を除き、基本的に以下の説明と同様なので、ここでは説明を省略する。

【0044】適応変調部4内の各陪直交信号発生部4-1,4-2へは、それぞれ、3ビットパラレルデータ (d0,d1,d2)がシンボルマッピング部に入力される

【0045】図7(a)に示されるように、シンボルマッピング部24は極性ビットd0とその他の入力データd1,d2との間でEXOR演算を行った後、直交信号発生部22にはd1,d2が入力されることになる。入力データd0,d1,d2と陪直交信号の関係は図7(b)に示される。この場合のシンボルマッピングは全ビットが互いに反転関係にある入力ビットを同一の直交関数で極性が異なる陪直交信号に割り当てることを意味する。即ち、(d0,d1,d2)が(0,0,0)と(1,1,1)はそれぞれ、W4(0),-W4(0)に割り当てられる。同様に(0,0,1)と(1,1,0)は、それぞれW4(1)と-W4(1)に割り当てられる。

【0046】陪直交信号は直交関数間の信号距離よりも同一直交関数で符号が異なる信号距離の方が大きくなるため、同一直交関数で極性の異なる信号間での誤る確率は最小となる。即ち、このようなマッピングを行うことにより、復調時に全てのビットを誤って復調する確率を最小とすることができる。直交信号発生部22では、3

ピットパラレルデータのうち、コントロール信号の値 (=k) に基づいて、2(=k-1) ビットデータ (d'1, d'2) により4つ (= 2^{t-1}) 直交信号で ある直交符号の中から選択された1つの直交信号が発生 される。

【0047】EXOR回路23は、直交信号発生部22 より得られた直交信号と、d0との間でEXOR処理を 行うことで極性操作を実行し、陪直交信号を生成し外部 へ出力する。

【0048】この実施の形態1の可変速度伝送方法およ 10 び可変速度伝送装置では、直交符号を得るためWals h 関数符号系列を用いる。この場合、3ビットパラレル データd0~d2の値により、図7の(b)に示すWa lsh関数系列W4(n)(n=0~3)が直交信号と して出力される。即ち、3ビットパラレルデータの中の 2 ビット (d'1, d'2) の値により、系列長4の4 種類のWalsh関数系列から1つの関数系列を選択さ れることになる。W4は、系列長が4のWalsh関数 を示すものであり、括弧内の数字0~3は、関数番号を 示す。直交信号として選択されたWalsh関数系列 は、3ビットパラレルデータの1ビットデータ(d0) の値に従って反転あるいは非反転され、結果が陪直交信 号として出力される。従って、陪直交信号は、系列長4 の符号系列から構成され、3ビットの情報を含んでいる ことになる。

【0049】尚、ディジタル値の反転、非反転操作は、 0, 1の2値表示の場合は、排他的論理和ゲートが行 い、+1、-1の場合は乗算器が行う。ここでは0、1の2値表示を用いて説明を行っている。また、以下の説 明では、Walsh関数系列の最初から最後までの持続 30 時間を周期と呼び、Walsh関数を構成する符号の間 隔を符号間隔、符号間隔の逆数を符号速度と呼ぶ。

【0050】直交信号として、Walsh関数を使用す る場合、図7の(c)に示す直交信号発生部22は、符 号速度(=1/Tmc,Tmc:符号間隔)の1/2, 1/4の速度のクロック225,226と、入力データ d'1, d'2との論理積演算を行うAND回路221 ~222、および2つのAND回路221, 222の出 力の排他的論理和演算を行うEXOR回路224から構 成されている。符号速度のクロックは、ハードウェアの 40 構成上不可欠のクロックであり、その1/2,1/4の 速度のクロックは、基本クロックをカウンタ等の分周回 路により生成する。

【0051】今、直交信号発生部の信号生成過程を明ら かにするために、d0=0の場合を考える。d0=0で あれば、EXOR出力がd'1=d1, d'2=d2と なる。直交信号発生部22は、Walsh関数を選択的 に選択し直交信号を生成できる。Walsh関数は、2 「 行×2」列のアダマール行列H(N)の行べクトルと

(N/2) を繰り返した [H (N/2), H (N/ 2)] および反転させて繰り返した[H(N/2), H *(N/2)]から次数をあげて拡大的に作成される。 ここで記号*は反転行列を示している。

【0052】基準となるH1は、第1行が [0, 0]、 第 2 行が [0 , 1] であり、それぞれ、W 2 (0)、W 2 (1) に対応する。 H2は、H1から [H1, H 1]、[H1, H*1] のように作成される。この結 果、[0000]、[0101]、[0011]、[0 110]の4つの行ベクトルが得られ、それぞれ図7の (b) に示すW4(0)~W4(3) にそれぞれ対応す る。ここで、W4(0)とW4(1)、W4(2)とW 4 (3) とを比較すると、最下位ビットから見て奇数番 目のビットと直後の偶数番目のビットが同一か反転かに 分類される。

【0053】同一なのは、W4(0)、W4(2)であ り、反転しているのは、W4 (1)、W4 (3) であ る。このように同一か、反転しているかの判断は、図7 の(b)に示すデータの最下位ピットd2の値に対応し ている。即ち、最下位ビットd2が0ならば同一であ り、最下位ビットd2が1ならば反転となる。 1 ビット ごとの反転は、符号速度の1/2クロック225で実現 される。そして、これを採用するか否かは最下位ビット d 2に依存しており、論理積回路であるAND回路22 1を介して実現される。

【0054】最下位ビットから2ビットずつ2つのペア に分割した場合、W4(0)とW4(2)、W4(1) とW4 (3) とをそれぞれ比較すると、W4 (0)、W 4(1)は2連ビットが同一であり繰り返されているの に対して、W4 (2)、W4 (3) は2連ビットが反転 して繰り返されている。この同一か反転かの判断は、図 7の(b)に示すデータの第2ビットd1の値に対応し ている。即ち、第2ビットd1が0ならば同一であり、 第2ビットd1が1ならば反転となる。2ビット単位の 反転は符号速度の1/4クロック226で実現される。 そして、これを採用するか否かは第2ビットd1に依存 しており、論理積回路であるAND回路222を介して 実現される。

【0055】このように、直交信号発生部22は、生成 が容易なクロックおよび入力データのみで特定の直交信 号を生成できるので、これを組み込めば簡単なハードウ ェア構成でパワーアンプの線形性を保持できる機能を備 えた送信機を実現できる。また、直交信号の生成が容易 なので、陪直交信号発生部4-1、4-2における陪直 交信号の生成も容易に実現できる。受信機においては、 陪直交信号を復調する操作が必要であるが、送信機側で Walsh関数を直交関数として使用している場合、高 速アダマール変換(Fast Hadamard Tr ansformer:FHT)を行うことで、復調処理 して定義され、 2^{k-1} 行imes 2^{k-1} 列のアダマール行列H=50 を容易に実行できるので、簡単なハードウェア構成で受

信機を構成でき、復調処理を簡単にすることができる。 【0056】上記の例では、陪直交信号を得るため直交 信号としてWalsh関数を選択して出力する直交信号 発生部22を用いたが、この発明の可変速度伝送方法お 上が可変速度伝送装置けこれに限定されることけなる

発生部22を用いたが、この発明の可変速度伝送方法および可変速度伝送装置はこれに限定されることはなく、例えば、Walsh関数の代わりに直交ゴールド信号系列等を直交関数に使用してもよい。

【0057】このように、実施の形態1の可変速度伝送 方法および可変速度伝送装置では、最初にデータ信号を シリアル/パラレル変換し、得られたパラレルデータ信 10 号に対して誤り訂正符号等の一連の信号処理を行い、マ ルチコードを用いないで陪直交信号を生成して複数の信 号系統を送信する。

【0058】以上のように、この実施の形態1によれ ば、高速データレートの入力信号を最初にシリアル/パ ラレル変換を行って複数個の拡散符号チャネルに分離さ れた後に、誤り訂正符号等の一連の信号処理を行い、マ ルチコードを使用しないで陪直交信号を生成して複数の 信号系統を送信する。基本レート以上のデータレートの 信号伝送の場合において、シンボルを拡散する部分でW 20 alsh関数で得られる陪直交信号を用いてデータ信号 を 2 値系列の状態で拡散変調し伝送するので、高速のデ ータレートの場合でもパワーアンプ6の線形性を保持す ることができ、隣接周波数帯に干渉を与えることなく高 品質のデータ伝送を行うことができる。また、Wals h関数を用いるのでハードウェアの構成が容易で、復調 処理も簡単な構成で実現できる。また、Walsh関数 を用いて、陪直交信号を生成するのでデータ誤り率特性 が向上し、より高品質のデータ伝送を行うことができ る。尚、実施の形態では、拡散変調としてQPSKスプ 30 レッダを用いている。この場合、陪直交信号が2系統入 力されているが、QPSKであるため、通常のQPSK と同様に包絡線変動は生じない。

【0059】実施の形態2. 図8は、この発明の実施の 形態2の可変速度伝送装置を示すブロック図であり、図 において、151は入力データをシリアルからパラレル 変換するS/Pコンパータ、152はS/Pコンパータ 151で変換されたパラレルデータに対して誤り訂正符 号化処理(FEC処理:Forward Error Correction)を実行するFEC処理部であ り、ビットインタリーブ、スロット化処理を含んでい る。尚、入力データはリードソロモン符号等の外符号に よって誤り訂正符号化されている場合がある。153 は、FEC処理部152から出力されたデータをパラレ ルデータに変換するS/Pコンバータである。154 は、k=2の場合の陪直交信号発生器(BORT GE N)を複数段有する陪直交信号発生部155からなる適 応変調部(変調手段)、157はQPSKスプレッダ (拡散手段)、158はQPSKスプレッダ157から 出力された出力信号を送信データとして外部へ送信する 50 アンテナである。

【0060】図8に示す実施の形態2の可変速度伝送装置では、 $k \le 3$ の場合はシングルコード、k = 2, k = 3の陪直交信号を用いて信号を伝送し、k = 4の場合は多段階の陪直交信号発生器を用いて多段階の陪直交信号(k = 2)を生成して高速伝送を行うものである。即ち、適応変調部154において、 $k \le 3$ の場合はシングルコード、k = 2, k = 3の陪直交信号を生成する。そして、k = 2' ($J \ge 2$) の場合は、多段階の陪直交信号発生器を用いて多段階の陪直交信号(k = 2')を生成する。尚、この可変速度伝送装置で独立した複数のデータを送信する場合は、S/Pコンバータ151へパラレルデータが入力され、コントロール信号の制御によりS/P変換は行わずに、パラレルの入力データはS/P コンバータ151を通過する。

【0061】図9は、図8に示した実施の形態2の可変 速度伝送装置内の適応変調部154を構成する多段階の 陪直交信号発生部155の構成を示すプロック図(k= 8の場合)であり、図において、161~164のそれ ぞれは、k=2の陪直交信号生成器である。また、kは 陪直交系列が運搬する入力ピット数であるとする。図9 に示す構成の陪直交信号発生部155は、多段数が3段 の陪直交信号発生器161~165から構成されてい る。また、図9において、s0~s7のそれぞれは、F EC処理部152から出力された1ビットのデータであ り、 a 0 ~ a 7 は、1段目の陪直交信号発生部161お よび162のそれぞれから出力されたビットデータであ り、 b 0 ~ b 7 は、 2 段目の陪直交信号発生部 1 6 3 お よび164のそれぞれから出力されたピットデータであ り、 c 0~ c 7 は、最終段である3段目の陪直交信号発 生部165から出力されたビットデータである。

【0062】図6は、複数段階の陪直交信号発生器(BORT GEN)におけるデータ系列の入出力を示した説明図であり、(a)は各々の陪直交信号発生器の構成を示すブロック図、(b)は(a)に示した陪直交信号発生器におけるデータの入出力の関係を示説明図、

(c)、(d)はそれぞれ2段階、3段階の陪直交信号発生器からなる陪直交信号発生部を示すプロック図、

(e) は多重化数 2 の J 段階の陪直交信号発生器から なる陪直交信号発生部の構成を示すプロック図である。 図 6 の (a) に示すように、1 個の陪直交信号発生器 は、E X O R 回路、W a l s h 関数 (W 2) 発生器、E X O R 回路を直列接続した構成になっており、s 0, s 1 は入力ビットデータ、a 0, a 1 は出力ビットデータである。これらの入力ビットデータs 0, s 1 と出力ビットデータa 1, a 1 との対応関係を(b) に示す。

(c)、(d)に示すように 2 段階、 3 段階の陪直交信号発生器の場合、入力ビットデータは s $0 \sim s$ 3 , s $0 \sim s$ 7 である。

【0063】この実施の形態2の可変速度伝送装置は、

k=2 の場合、入力データ信号を J 段の陪直交信号発 生器により陪直交信号を用いてデータ信号の伝送を行う ものである。陪直交信号発生部155は、一般的には複 数段の陪直交信号発生器から構成されるが、この実施の 形態2では、段数が3段の陪直交信号発生器161~1 64を備えた場合を示している。そして、入力データ信 号の伝送レートが所定の伝送レート(例えば、512k b p s) を越える伝送レートである場合、複数段の陪直 交信号発生器161~164のそれぞれが、符号化デー タをWalsh関数に極性を持たせた陪直交信号に変換 10 し、変換された出力をQPSKスプレッダ157にて拡 散変調するものである。

【0064】即ち、実施の形態2の可変速度伝送装置 は、2値系列の陪直交信号が複数の符号化データを伝送 するため、従来の可変速度伝送装置のように、マルチコ ード多重化時に生じる包絡線変動を伴わずに、効率良く 高速のデータ伝送を行うものである。尚、この実施の形 態2の可変速度伝送装置は、一例として3段階の陪直交 信号発生器161~164を備えた場合を示している が、この発明はこの例に限定されるものではなく、用途 20 に応じて複数段の陪直交信号発生器を備えた構成の陪直 交信号発生部を用いることができる。

【0065】次に動作について説明する。図10は、図 8に示す可変速度伝送装置内のFEC処理部152から 出力されたデータ系列を、S/Pコンバータ153にて シリアルパラレル変換して得られるデータ系列のパター ンを示す説明図であり、図10の(a)は、k=4の場 合の送信シンボルs0~s3、a0~a3、およびb0 ~ b 3 との間の陪直交信号発生器の入出力の相対関係を 示す説明図であり、(b)はk=8の場合の送信シンボ 30 ルであるビットデータs0~s7、a0~a7、b0~ b7, およびc0~c7との間の陪直交信号発生器の入 出力の相対関係を示す説明図である。

【0066】即ち、図9および図6(c)、(d)に示 した1段目の陪直交信号発生器161および162で は、送信シンボルであるビットデータs0~s3、s0 ~s7からa0~a3、a0~a7の系列長8の陪直交 系列が生成される。具体的には、陪直交信号発生器16 1、162により、送信シンボルであるビットデータ s $0 \sim s 3$, $s 0 \sim s 7$ から $a 0 \sim a 3$ 、 $a 0 \sim a 7$ の系 40 列長8の陪直交系列が、ビットデータs2、s3により a 2, a 3 の系列長 2 の陪直交系列が、(d) の場合は 更にビットデータs4,s5によりa4,a5の系列長 2の陪直交系列が、そしてビットデータ s 6, s 7 によ りa6,a7の系列長2の陪直交系列が、それぞれ生成 される。また、2段目の陪直交信号発生器163によ り、ビットデータa0,a2からb0,b1の系列長2 の陪直交系列が、同様に、ビットデータa1, a3から b 2, b 3 の系列長 2 の陪直交系列が、(d) の場合は

列長2の陪直交系列が、ビットデータa5, a7により b6, b7の系列長2の陪直交系列がそれぞれ生成され る。図16の上部で示したように、k=4の場合は、上 記した陪直交信号発生器161および163により陪直 交系列が得られた段階で陪直交信号の発生は終了する。 【0067】図9および図6の(d)に示したように、 k=8の場合では、さらに3段目の陪直交信号発生器1 64により、ビットデータb0, b4によりc0, c1 の系列長2の陪直交系列が生成される。同様に、ビット データb1, b5によりc2, c3の系列長2の陪直交 系列が、またビットデータb2, b6によりc4, c5 の系列長2の陪直交系列が、ビットデータb3, b7に より c 6, c 7 の系列長 2 の陪直交系列がそれぞれ生成 される。 k=8の場合は、この段階で陪直交信号の発生 は終了する。

【0068】図6の(d)に示した複数段(k段)の陪 直交信号発生器を備えた陪直交信号発生部では、符号速 度並びに系列長は段数が増加するに従って、それぞれ2 倍に増加する。即ち、多重数を4に設定する場合、入力 シンボル数は4であり、陪直交信号発生部は、1段目の 陪直交信号発生器を2個、そして2段目の陪直交信号発 生器を1個備えた2段構成となり、符号速度はシンボル 速度の4倍で、出力は系列長が4の2段の陪直交系列と なる。また、多重数を8に設定する場合、入力シンボル 数は8であり、陪直交信号発生部は、1段目の陪直交信 号発生器を4個、2段目の陪直交信号発生器を2個、そ して3段目の陪直交信号発生器を1個備えた3段構成と なり、符号速度はシンボル速度の8倍で、出力は系列長 が8の3段陪直交系列となる。

【0069】さらに、多重数を16に設定する場合では 入力シンボル数は16であり、陪直交信号発生部は、1 段目の陪直交信号発生器を8個、2段目の陪直交信号発 生器を4個、3段目の陪直交信号発生器を2個、そして 4段目の陪直交信号発生器を1個備えた4段構成とな り、符号速度はシンボル速度の16倍で、出力は系列長 が16の4段陪直交系列となる。一般的には、多重数を 2'に設定する場合、入力シンボル数は2'であり、陪 直交信号発生部は、第N段では21-1 個の陪直交信号発 生器を備え、符号速度はシンボル速度の2'倍で、出力 は系列長が21のJ段陪直交系列となる。

【0070】図11は、図8に示した複数段の陪直交信 号発生器を備えた適応変調部を有する可変速度伝送装置 としての送信機から出力された送信信号を受信し、復調 する受信機としての可変速度伝送装置を示すブロック図 であり、図において、191は電波を受信するアンテ ナ、192はQPSKデスプレッダ(QPSK Des preader)、193および196は多段階復調器 (復調手段) であり、必要に応じて複数個の多段階復調 器がQPSKデスプレッダに接続される。多段階復調器 更にまたビットデータa4,a6によりb4,b5の系 50 のそれぞれは、QPSKデスプレッダ192からの出力

データをシリアルパラレル変換するS/Pコンパータ194と、S/Pコンパータ194からのデータに対して高速アダマール変換($FHT:Fast\ Hadamard\ Transform$)を実行する高速アダマール変換器195から構成される。

19

【0071】図12は、図6,9,10で示した複数段階の陪直交信号を生成し送信する送信機としての可変速度伝送装置から送信された送信シンボルデータを、アンテナ191を介して受信し、受信して得られた受信シンボルデータ系列c0~c7の復調を行うFHT195の10動作原理を示す説明図である。図12に示す復調プロセスを経て、受信シンボルデータであるビット系列データ c0~c7がビット系列データ s0~s7へ復調される。これは、図6,9,10で示した可変速度伝送装置の実行した動作の逆プロセスを示す。図12において、黒矢印は、単にビットデータの並べ替えプロセスを示し、白抜きの矢印は、図13の(a)、(b)に示すように、高速アダマール変換(系列長2の基本単位)を行うFHT195の動作を示す。図13の(b)は、

【0072】図14は、図13に示した高速アダマール変換プロセスの変換前後のデータを示す関係図であり、多段階陪直交信号の復調プロセスの詳細を示す説明図である。図13の(a)に示すように、S/Pコンパータ194でパラレル変換されたビットデータc0~c1は、k=2のFHT195によりビットデータA~Hに 30変換される。また、図14は、ビットデータA~Hと最終的に復調されて得られるビット系列データs0~s7の関係を示している。s0~s7を得る為のA~Hまでの加減算の組み合わせは、まさしく、符号長8の高速アダマール変換と一致している。

【0073】以上のように、この実施の形態2によれば、入力データ信号の伝送レートが所定の伝送レート (512kbps)を越える伝送レートである場合、複数段の陪直交信号発生器からなる陪直交信号発生部を備えた適応変調部により、入力データ信号を陪直交化して 40 陪直交信号に変換し、変換された陪直交信号をQPSKスプレッダにて拡散変調して入力データ信号の高速伝送を行う。このため、マルチコード多重化時に生じる包絡線変動を伴わずに、増幅器であるHPAの動作能力に対する線形性の要求を緩和可能である。一般に、一段の陪直交信号を生成する場合、kビットの多重化数に対して、系列長は2^{k-1}となる。k=3,4,5の場合の系列長は2^{k-1}となる。マルチコード伝送を行う場合、直交符号の系列長が4,8,16の場合は、最大多重化数はそれぞれ4,8,16となり、対応50

する陪直交信号の多重化数3,4,5よりも効率が良い

【0074】逆に言えば、kが大きくなる程、陪直交信 号の多重効率が低下する。しかしながら、 k = 2 の陪直 交信号を多段階とする場合は、多重効率はマルチコード の時と同じである。即ち、多重効率が悪いk≥4の場合 においてもマルチコードを使用しないので、HPAの出 力の包絡線変動を招くことなく高速伝送が可能となる。 また、使用する陪直交信号をk≤3に限定しているの で、多重効率の低下を75% (=3/4) に押さえるこ とが可能となる。さらにまた、受信機の構成も効率の良 いFHTで実現できるため複雑とならない。さらにま た、 k = 4 の場合、陪直交信号発生器(k=2)を2段 階で組み合わせて構成しているので、符号効率の低下、 受信機の構成の複雑さ、信号の特性劣化等を招くことな く、またデータ信号系列全体に多重化信号の情報が含ま れることになるので、逆拡散課程により不要成分のラン ダム化が図られるというWCDMA信号の特性を良好に 保持でき、これにより高速伝送を高効率で実行すること ができる。

【0075】更に実施の形態2では、陪直交信号の適用 の開始点を拡散率4、最大可能多重数を4(512kb ps) から、拡散率 2'、最大可能多重数を 2'(例え ば、J=4の時、128kbps)に拡張した場合にお いても、陪直交信号発生器(k=2)を複数段階で組み 合わせて構成しているので、符号効率の低下、受信機の 構成の複雑さ、信号の特性劣化等を招くことなく、また 上記したようにデータ信号系列全体に多重化信号の情報 が含まれることになるので、系列長が4から16となる ため、逆拡散課程により不要成分のランダム化が図られ るというWCDMA信号の特性を良好に保持でき、これ により高速伝送を高効率で行うことができる。また、J 段階の陪直交信号(各段階の陪直交信号発生器はk= 2) を受信して復調する受信機に関しても、k=2の陪 直交信号を2段階組み合わせて生成した多重数21の陪 直交信号を、FHTと同一構成、あるいは同一の処理で 復調可能であり、FHTの使用により少ない演算数で受 信データを復調可能である。

【0076】実施の形態3.図15は、この発明の実施の形態3におけるIQパイロット多重化方式(IQ多重方式)の可変速度伝送装置を示すプロック図であり、図において、251は速度変換器およびS/Pコンパータ(第1変換手段)であり、例えば、送信速度が2048kbpsのデータ信号を2016kbpsのデータ信号に変換し、パラレル信号として出力する。252は誤り訂正符号化器、即ちFEC処理部(FEC処理手段)である。253は、S/Pコンパータ(第2変換手段)である。254は、S/Pコンパータ242から出力されるデータ信号と、このデータ信号の伝送速度と同一の伝送速度を持つ制御信号であるパイロット(Pilo



t), TPC (Transmission Power Control), RI (Rate Informa t i o n) 等を多重化する多重化ブロック (変換手段) であり、複数段の陪直交信号発生器2541〜2550 から構成される。255は、多重化ブロック254から 出力された陪直交信号を拡散するQPSKスプレッダ (拡散手段) である。

【0077】この実施の形態3の可変速度伝送装置は、 IQ多重方式の可変速度伝送装置であり、従来のIQ多 重方式に比べ、簡略的な多段階変調プロセスを実行する ことで、マルチコードではない単一の2値系列のデータ 伝送を効率良く実行するものである。

【0078】次に動作について説明する。まず速度変換 器およびS/Pコンバータ251にて、入力データは2 016kbpsのデータに変換された後、6チャネルの 256kbpsのデータと2チャネルの240kbps のデータとに変換される。6チャネルの256kpsの データは、そのまま、それぞれ対応するFEC252に 入力され誤り訂正符号化を実行される。一方、 2 チャネ ルの240kbpsのデータは、Pilot、TPC、 R I の制御コードと共に、多重化ブロック 2 5 4 内に入 力される。

【0079】多重化ブロック254内において、速度変 換器およびS/Pコンバータ251から出力された240 k b p s のデータは、複数段の S / P コンバータ 2 5 3 で、最終的に 1 6 k b p s のデータに変換され、 1 6 kbpsのPilot、TPC、RIの制御コードと共 に陪直交信号発生器であるBORT2541内に入力さ れて陪直交信号化される。BORT2541の出力であ る陪直交信号は、複数段のBORT2542, 254 3, 2544内に入力され、複数段のS/Pコンバータ 253から出力される各信号と共に陪直交化され、最終 的に、BORT2544, 2549から256kbps の陪直交信号が出力される。多重化ブロック254内の 陪直交信号発生器 (BORT GEN k=2) 254 4, 2549から出力された256kbpsの陪直交信 号は、QPSKスプレッダ255にて拡散された後に外 部へ出力される。

【0080】尚、図15の下段に示したように、この発 明に係る実施の形態5の1Q多重方式としての可変速度 40 伝送装置における一般的な構成としては、FEC処理部 252の出力の拡散率が2'で、Pilot、TPC、 (RI)の拡散率が2⁷である場合、S/Pコンパータ 253は (y-x) 段となり、FEC処理部は2*''個 となり、S/Pコンパータを介さないBORT GEN (2544, 2545), (2549, 2550)の段 数はx段となり、S/Pコンバータを介したBORT GEN (2541~2544), (2546~254 9)の段数はy段となる。

【0081】図16は、実施の形態3に係るIQ多重方 50

式の他の可変速度伝送装置を示すブロック図であり、シ ングルコードの場合において、パイロット、TPC、 (RI) 等をIQ多重化するものである。図において、 261はS/Pコンバータであり、入力したデータ信号 をパラレル信号として出力する。262は誤り訂正符号 化器、即ちFEC処理部である。264は陪直交信号発 生部を備える適応変調部であり、265は、適応変調部 264から出力された陪直交信号を拡散するQPSKス プレッダである。図16に示す可変速度伝送装置では、 シングルコードの場合において、パイロット、TPC、 (RI) 等をIQ多重化する可変速度伝送装置であり、 図23に示した従来のIQ多重化方式の可変速度伝送装 置と比較して、QPSKスプレッダ265とFEC処理 部262との間に適応変調部264を配置した構成を有

【0082】図16に示したIQ多重化方式の可変速度 伝送装置では、入力したデータの系列数が 2°の場合 は、k=2の陪直交信号を生成する陪直交信号発生器を 多段構成し、3の倍数の場合は、k=3の陪直交信号を 生成してデータを伝送するものである。例えば、拡散率 4の場合、I軸およびQ軸のそれぞれに各 $1\sim3$ のマル チコード多重化信号を取り替え、陪直交信号を出力する ものである。従って、多重化による振幅変動を伴わない ので、増幅器であるHPA (High Power A mplifier)の動作能力に対する線形性の要求を 緩和可能である。

【0083】以上のように、この実施の形態3によれ ば、電力の大きいデータ部が陪直交信号で伝送される 為、多重化による振幅変動を伴わないので増幅器である 30 HPAの動作能力に対する線形性の要求を緩和可能であ る。また、拡散率が異なる場合においても、実施の形態 3の可変速度伝送装置の場合と比較して、簡略された多 段階陪直交変調プロセスを経て、シングルレベルの多重 化陪直交信号を生成可能であり、冗長な演算を省くこと が可能であり、このため演算量を削減でき、これにより 装置を小型化することが可能である。

[0084]

【発明の効果】以上のように、この発明によれば、デー 夕信号を拡散符号系列を用いて拡散変調して送信する可 変速度伝送方法および可変速度伝送装置において、デー 夕信号の伝送レートが所定の伝送レート以上の場合は、 データ信号の陪直交信号生成する多段階の陪直交信号発 生器を有する変調手段と、変調手段で得られた陪直交信 号を用いて、データ信号を2値系列の状態で拡散し伝送 する拡散手段とを備えるように構成したので、入力デー 夕信号の伝送レートが所定の伝送レート (512kbp s)を越える伝送レートである場合、複数段の陪直交信 号発生器により、入力データ信号を陪直交化して陪直交 信号に変換し、変換された陪直交信号をQPSKスプレ ッダにて拡散変調して入力データ信号の高速伝送を行

い、マルチコード多重化時に生じる包絡線変動を伴わずに、増幅器であるHPAの動作能力に対する線形性の要求を緩和できる効果がある。即ち、多重効率が悪い k ≥ 4の場合においてもマルチコードを使用しないので、HPAの出力の包絡線変動を招くことなく高速伝送できる効果がある。また、使用する陪直交信号を k ≤ 3 に限定しているので、多重効率の低下を 7 5 %に押さえることが可能となる。さらにまた、k=4の場合、陪直交信号発生器(k=2)を2段階で組み合わせて構成しているので、符号効率の低下、受信機の構成の複雑さ、信号ので、符号効率の低下、受信機の構成の複雑さ、信号の特性劣化等を招くことなく、またデータ信号系列全体に多重化信号の情報が含まれることになるので、逆拡散課程により不要成分のランダム化が図られるというWCDMA信号の特性を良好に保持でき、これにより高速伝送を高効率で実行できる効果がある。

【0085】この発明によれば、所定の伝送レートを、512kbps(k=4、入力シンボル数4、多重数4)のデータ伝送レートと設定するように構成したので、多重効率が悪いk≤4の場合においてもマルチコードを使用しないので、HPAの出力の包絡線変動を招く20ことなく高速伝送できる効果がある。

【0086】この発明によれば、データ信号の多重数が 2^1 (Jは正の整数、以下同じ)およびシンボル数が 2^1 、多段階の陪直交信号発生器の段数が J、符号速度が データ信号のシンボル速度の 2^1 倍、およびデータ信号のデータ系列長が 2^1 の場合の多段階の各段における陪直交信号発生器の数を 2^{1-1} 個であるように構成したので、拡散率 2^1 および最大可能多重数を 2^1 に拡張した場合においても、陪直交信号発生器(k=2)を複数段階で組み合わせて構成しているので、符号効率の低下、受信機の構成の複雑さ、信号の特性劣化等を招くことなく、またデータ信号系列全体に多重化信号の情報があるまれることになるので、逆拡散課程により不要成分のランダム化が図られるというWCDMA信号の特性を良好に保持でき、これにより高速伝送を高効率で行うことができる効果がある。

【0087】この発明によれば、データ信号を受信し復調する復調器を備えた可変速度伝送装置において、受信したデータ信号に対して高速アダマール変換を行うFH Tを実行することで、多重化された多重信号を分離識別 40 する復調手段を備えるように構成したので、k=2の陪直交信号を2段階組み合わせて生成した多重数2¹ の陪直交信号を、FHTと同一構成あるいは同一の処理で復調可能であり、FHTの使用により少ない演算数で受信データを復調可能であり、受信機の構成も複雑とならず、また低S/N動作に伴う信号特性の劣化も僅かであるという効果がある。

【0088】この発明によれば、データ信号を拡散符号 系列を用いて拡散変調して送信する可変速度伝送方法お よび可変速度伝送方法および装置において、データ信号 50

の伝送レートを所定の伝送レートに変換する第1変換手 段と、変換されたデータ信号に対して誤り訂正符号化処 理を行うFEC処理手段と、FEC処理手段から出力さ れたデータ信号のデータ伝送レートを所定のデータ伝送 レートに変換する多段階の変換器からなる第2変換手段 と、第2変換手段から出力されるデータ信号と同一のデ ータ伝送レートを持つ制御信号とを入力し、さらにFE C処理手段から出力される前記データ信号とを入力し、 陪直交信号を発生する多段階の陪直交信号発生器からなり る変調手段と、変調手段で得られた陪直交信号を用いて データ信号を2値系列の状態で拡散し伝送する拡散手段 とを備えるように構成したので、電力の大きいデータ部 が陪直交信号で伝送される為、多重化による振幅変動を 伴わないので増幅器であるHPAの動作能力に対する線 形性の要求を緩和可能であるという効果がある。また、 拡散率が異なる場合においても、簡略された多段階陪直 交変調プロセスを経てシングルレベルの多重化陪直交信 号を生成可能で、また冗長な演算を省くことが可能であ り、このため演算量を削減できるので装置を小型化する ことが可能であるという効果がある。

【図面の簡単な説明】

【図1】 この発明の実施の形態1による可変速度伝送装置を示すプロック図である。

【図2】 図1に示した実施の形態1の可変速度伝送装置において、入力信号のデータレートが512kbpsの場合の構成を示すブロック図である。

【図3】 図1に示した実施の形態1の可変速度伝送装置において、入力信号のデータレートが1024kbpsの場合の構成を示すブロック図である。

【図4】 図1に示した実施の形態1の可変速度伝送装置において、入力信号のデータレートが1536kbpsの場合の構成を示すブロック図である。

【図5】 図1に示した実施の形態1の可変速度伝送装置において、入力信号のデータレートが2048kbpsの場合の構成を示すブロック図である。

【図6】 複数段階の陪直交信号発生器(BORT GEN)におけるデータ系列の入出力を示した説明図である。

【図7】 陪直交信号発生部の詳細を示すプロック図である。

【図8】 この発明の実施の形態2の可変速度伝送装置を示すプロック図である。

【図9】 図8に示す実施の形態2の可変速度伝送装置 内の陪直交信号発生部からなる適応変調部の構成を示す ブロック図である。

【図10】 図8に示す可変速度伝送装置内のFEC処理部から出力されたデータを、S/Pコンバータにてシリアルパラレル変換して得られるデータパターンを示す説明図である。

【図11】 図8に示す可変速度伝送装置としての送信



機から出力された送信信号を受信し復調する受信機としての可変速度伝送装置を示すプロック図である。

【図12】 図8および図9で示した送信機としての可変速度伝送装置から送信された送信信号である送信シンボルデータを、受信して得られた受信シンボルデータ系列 $c0\sim c7$ の復調を行うFHTの動作原理を示す説明図である。

【図13】 高速アダマール変換を行うFHTの動作を示す説明図である。

【図14】 図13に示したFHTの高速アダマール変 10 換プロセスの変換前後のデータを示す関係図であり、多 段階陪直交信号の復調プロセスの詳細を示す説明図である。

【図15】 この発明の実施の形態3におけるIQ多重方式の可変速度伝送装置を示すプロック図である。

【図16】 実施の形態3におけるIQ多重方式の他の可変速度伝送装置を示すブロック図である。

【図17】 従来のコヒーレント・マルチコード・DS -CDMAにおける上りリンク送信系を示すプロック図 である。

【図18】 図17に示す従来の上りリンク送信系における、インタリーブ後のパイロット挿入を示す説明図である。

【図19】 データ伝送速度と拡散率との関係を示す説明図である。

【図20】 符号多重方式の場合のフレームの構成を示す説明図である。

【図21】 データを符号多重してマルチコード多重伝送する場合の各コードの構成を示す説明図である。

【図22】 IQ多重方式でのシングルコードの場合におけるフレーム構成を示す説明図と、QPSKスプレッダ等の変調部を示す構成図である。

【図23】 IQ多重方式の従来の可変速度伝送装置を示すプロック図である。

【図24】 IQ多重方式でのマルチコードの場合におけるフレーム構成を示す説明図である。


【図25】 I Q多重方式の従来の他の可変速度伝送装置を示すプロック図である。

【図26】 図25に示したIQ多重方式の従来の可変 速度伝送装置の動作における系列長の異なる直交符号の 関係を示す説明図である。


【符号の説明】

4,154 適応変調部(変調手段)、5,157,2 55 QPSKスプレッダ(拡散手段)、193,19 20 6 多段階復調器(復調手段)、251 速度変換およびS/Pコンバータ(第1変換手段)、252 FEC 処理部(FEC処理手段)、253 S/Pコンバータ (第2変換手段)、254 多重化ブロック(変調手段)。


【図1】




【図18】









【図3】



【図4】




【図12】




多段階階直交信号の復調原理

【図5】



[図6]

 $\cdot : e_i$




【図14】

```
60=A+B
                                  a0=b0+b1
                                                        s0=a0+a1
b4=A-B
                                   a2=b0-b1
                                                        sl=a0-al
             b1=C+D
                                             a1=b2+b3
                                                                    s2=a2+a3
             b6=C-D
                                             a3=b2-b3
                                                                    s3=a2-a3
                         b2=E+F
                                                        84-b4+b5
                                                                                s4=a4+a5
                         b6=E-F
                                                        a6=b4-b5
                                                                                s6=a4 -a5
                                      b3=G+H
                                                        a5=b6+b7
                                                                                s5=a6+a7
                                      b7-G-H
                                                        a7=b6-b7
                                                                                s7=a6-a7
s0=a0+a1=[b0+b1]+[b2+b3]=[(A+B)+(C+D)]+[(E+F)+(G+H)]=A+B+C+D+E+F+G+H
s1 =a0 -a1=[b0+b1] - [b2+b3]=(A+B)+(C+D)]-(E+F)+(G+H)]=A+B+C+D-E-F--G-H


s2=a2+a3=[b0-b1]+(b2-b3]=(A+B)-(C+D)]+(E+F)-(G+H)]=A+B+C-D+E+F-G-H

s3=a2-a3=[b0-b1]-[b2-b3]=(A+B)-(C+D)]-(E+F)-(G+H)=A+B-C-D-E-F+G+H
54-54-65-104-051-105-057-1-(A-B)-+(C-D)]-+(B-F)-+(G-H)]-A-B+C-D-E-F-C-H

55-54-65-104-051-105-057-1-(A-B)-+(C-D)]-((E-F)-+(G-H))-A-B+C-D-E-F-G-H
s6=a6+a7=[b4-b5]+[b6-b7]=[(A-B)-(C-D)]+[(E-F)-(G-H)]-A-B-C+D+E-F-G-H
s7=a6-a7=[b4-b5]-[b6-b7]=[(A-B)-(C-D)]-[(E-F)-(G-H)]-A-B-C+D-E+F+G-H
```



1 0 1 0




-W4(1)


-W4(0)

(3)

【図8】




【図9】



【図10】

. T.

【図13】





(a)

の信号処理


++

A,C,E,G


FHT

(k=2)


B,D,F,H



【図20】




【図15】




FEC処理部252の出力の拡散率は2^x、Pilot,TPC,(RT)の拡散率は2^yである場合、 SPコンパータ253はy-x 段、FEC処理部252は2^x 個、 BORT GEN 2544,2545,2549,2550は x 段、 BORT GEN 2541~2543,2546~2549はy 段となる


【図16】



【図21】




【図17】





【図19】

チップ速度: 4,096Mcps @5MHz (Short, Long 共通)





【図24】






【図22】







【図23】



【図25】



【図26】



THIS PAGE BLANK (USPTO)